इंटेल डेवलपर फोरम के अंतिम दिन, सीटीओ जस्टिन रैटनर ने दसियों या सैकड़ों प्रोसेसिंग कोर वाले अधिक शक्तिशाली पीसी और सर्वर का मामला बनाया।
इस सप्ताह इंटेल डेवलपर फोरम के अंतिम दिन, सीटीओ जस्टिन रैटनर ने अधिक शक्तिशाली कंप्यूटरों, या विशेष रूप से कई कोर के लिए मामला बनाया। अपने मुख्य वक्ता के दौरान इंटेल ने उपभोक्ता और व्यवसाय दोनों के लिए दिलचस्प अनुप्रयोगों की एक श्रृंखला का प्रदर्शन किया, जो मल्टी-कोर और कई-कोर पीसी और सर्वर की शक्ति का उपयोग करते हैं। और उन्होंने इस व्यापक धारणा को खारिज करने की कोशिश की कि आपको "वास्तव में इन चीजों को प्रोग्राम करने के लिए किसी प्रकार का सनकी" होने की आवश्यकता है।
(आप आईडीएफ कीनोट्स के वेबकास्ट देख सकते हैं यहाँ.)
पांच साल पहले आईडीएफ में, रैटनर ने कोर माइक्रोआर्किटेक्चर और अधिक कोर का उपयोग करने के लिए बदलाव की शुरुआत की थी प्रदर्शन को बेहतर बनाने के लिए एक या दो बहुत तेज़ कोर के बजाय कम गति पर चलाना पावर दक्षता। उन्होंने कहा, उस समय कोई भी कल्पना नहीं कर सकता था कि कुछ साल बाद हम दसियों या सैकड़ों कोर वाले प्रोसेसर के बारे में बात करेंगे। इसमें न केवल सीपीयू कोर (इंटेल जिसे आईए कोर के रूप में संदर्भित करता है) बल्कि ग्राफिक्स प्रोसेसिंग यूनिट (जीपीयू) और एक्सेलेरेटर जैसे अन्य विशेष कोर भी शामिल हैं - एक अवधारणा जिसे विषम कंप्यूटिंग के रूप में जाना जाता है।
इस उभरते हुए खंड में इंटेल का मुख्य उत्पाद कंपनी के कई एकीकृत कोर (एमआईसी) वास्तुकला पर आधारित प्रोसेसर का नाइट्स परिवार है। कुछ ग्राहक पहले से ही नाइट्स फेरी, एक विकास चिप का परीक्षण कर रहे हैं, और रिपोर्ट कर रहे हैं जो पोर्ट कर सकता है एमआईसी आर्किटेक्चर के लिए मौजूदा मल्टी-कोर एप्लिकेशन और अच्छी स्पीड-अप का एहसास करते हैं रैटनर. इन परिणामों के आधार पर, इंटेल "जल्द ही" नाइट्स कॉर्नर लॉन्च करेगा, जो कंपनी की सबसे उन्नत 22nm प्रक्रिया का उपयोग करके निर्मित 50 से अधिक कोर वाला एक प्रोसेसर है। एक अलग टेरा-स्केल कंप्यूटिंग रिसर्च प्रोग्राम के हिस्से के रूप में, इंटेल लैब्स ने हाल ही में स्केल-आउट क्लाउड अनुप्रयोगों के लिए डिज़ाइन किए गए 48 कोर के साथ एक प्रोटोटाइप सिंगल-चिप क्लाउड कंप्यूटर (एससीसी) की घोषणा की। उन्होंने कहा, आखिरकार इंटेल इन कई-कोर प्रोसेसरों की प्रोग्रामिंग की चुनौती का समाधान करने के लिए बेहतर उपकरण बनाने में व्यस्त है।
रैटनर ने एक से 64 कोर तक के सिस्टम पर एप्लिकेशन परीक्षणों की एक श्रृंखला के परिणाम दिखाए। परीक्षण पारंपरिक उच्च-प्रदर्शन कंप्यूटिंग (एचपीसी) अनुप्रयोगों तक सीमित नहीं थे - जो अक्सर खुद को उधार देते हैं कई कोर और थ्रेड वाले सिस्टम के लिए-लेकिन इसमें होम वीडियो जैसे व्यावसायिक और उपभोक्ता एप्लिकेशन भी शामिल हैं संपादन। परिणाम बहुत अच्छे दिखे (हालाँकि शैतान हमेशा बेंचमार्क के साथ विवरण में होता है), कुछ मामलों में गति-अप दिखाई दे रही थी जो रैखिक के करीब थी। दूसरे शब्दों में, कोर को दोगुना करने से प्रदर्शन लगभग दोगुना हो जाता है। रैटनर ने कहा, "इससे हमें बहुत विश्वास हुआ है कि लोग इस वास्तुकला को काम में लाने में सक्षम होंगे।"
लार्ज हैड्रॉन कोलाइडर के लिए कंप्यूटर प्रौद्योगिकी विकसित करने के लिए इंटेल जैसी कंपनियों के साथ सहयोग करने वाले सीईआरएन ओपनलैब के आंद्रेज नोवाक ने समूह के कई प्रमुख प्रयासों के बारे में बात की। विशाल कोलाइडर प्रति मिनट 40 मिलियन कण टकराव उत्पन्न करता है जिससे प्रति वर्ष 15 से 25 पेटाबाइट डेटा उत्पन्न होता है (एक पेटाबाइट 1,000 टेराबाइट्स के बराबर होता है)। इस सभी डेटा का विश्लेषण करने के लिए, ओपनलैब सॉफ़्टवेयर का उपयोग करता है जिसमें कोड की लाखों लाइनें और सैकड़ों डेटा केंद्रों में वितरित 250,000 इंटेल कोर होते हैं। नोवाक ने कहा कि तथ्य यह है कि ज़ीऑन सर्वर प्रोसेसर के समान प्रोग्रामिंग टूल एमआईसी आर्किटेक्चर पर भी काम करते हैं, जिससे इस सॉफ़्टवेयर को पोर्ट करना आसान हो जाता है। क्योंकि कार्यभार "भारी-वेक्टरीकृत और अत्यधिक-थ्रेडेड" है, यह कोर और थ्रेड्स की संख्या के साथ लगभग रैखिक रूप से बढ़ता है। नोवाक ने कहा, "आप हमारे ऊपर जितना भी कोर फेंक सकते हैं, हम उसे ले लेंगे।"
यह साबित करने के लिए कि मल्टी-कोर सर्वर और क्लाइंट दोनों पर काम कर सकता है, रैटनर ने वास्तविक दुनिया के अनुप्रयोगों की एक श्रृंखला पर प्रकाश डाला। यह देखते हुए कि कई वेब एप्लिकेशन वास्तव में कई उपयोगकर्ताओं द्वारा एक साथ एक्सेस किए गए डेटाबेस का एक संग्रह थे, रैटनर ने कहा कि पारंपरिक सर्वर इस प्रकार के वर्कलोड के लिए डिज़ाइन नहीं किए गए थे। उन्होंने प्रदर्शित किया कि कैसे 48-कोर प्रोसेसर और इन-मेमोरी डेटाबेस के साथ एक अलग प्रकार का सर्वर, प्रति सेकंड लगभग 800,000 लेनदेन को संभालकर इस समस्या का समाधान कर सकता है। इसी तरह, ग्राहक पक्ष पर, मोज़िला के सीटीओ और जावास्क्रिप्ट के आविष्कारक ब्रेंडन ईच ने कहा कि जब उन्होंने "मई 1995 में 10 दिनों में" स्क्रिप्टिंग भाषा बनाई तो इसे समानांतर के लिए डिज़ाइन नहीं किया गया था अनुप्रयोग। इंटेल लैब्स ने जावास्क्रिप्ट के लिए समानांतर एक्सटेंशन की घोषणा की, कोड-नाम रिवर ट्रेल, जो जावास्क्रिप्ट अनुप्रयोगों को गति देने के लिए मल्टी-कोर और कई-कोर का लाभ उठाता है। डेमो में, फ़ायरफ़ॉक्स में एक 3डी एनबॉडी सिमुलेशन एकल प्रोसेसर पर 3 फ्रेम प्रति सेकंड और सभी कोर का उपयोग करके 45 फ्रेम प्रति सेकंड पर चला। इंटेल ने कहा कि ये एक्सटेंशन फोटो और वीडियो संपादन, भौतिकी सिमुलेशन और 3डी गेमिंग जैसे क्षेत्रों में ब्राउज़र-आधारित ऐप्स की एक नई श्रेणी को सक्षम करेंगे।
अधिक दिलचस्प डेमो में से एक एलटीई वायरलेस बेस स्टेशन था, जिसे चाइना मोबाइल के साथ एक परियोजना के हिस्से के रूप में विकसित किया गया था, जो दूसरी पीढ़ी के कोर i7 प्रोसेसर सहित मानक पीसी भागों का उपयोग करता है। रैटनर ने कहा कि इंटेल अगले साल चाइना मोबाइल और अन्य भागीदारों के साथ फील्ड परीक्षण करेगा, साथ ही यह भी कहा कि वह राउटर और स्विच के साथ भी इसी तरह का दृष्टिकोण आजमाएगा। संचार और नेटवर्किंग गियर आमतौर पर प्रोग्रामेबल लॉजिक डिवाइस या विशेष ASIC का उपयोग करते हैं, लेकिन इंटेल का मानना है कि यह प्रदर्शन से मेल खा सकता है ऑफ-द-शेल्फ मल्टी-कोर सीपीयू। अंतिम डेमो में, इंटेल ने दिखाया कि कैसे एक पीसी फोटो एलबम से केवल सही छवियों को डिक्रिप्ट और प्रदर्शित करने के लिए चेहरे की पहचान का उपयोग कर सकता है उड़ान पर। इस प्रदर्शन में सैंडी ब्रिज में आईए कोर और ऑन-डाई ग्राफिक्स दोनों का उपयोग किया गया।
"मुझे आशा है कि इस बिंदु पर आपके मन में कोई सवाल नहीं है कि अब समय आ गया है - यदि आपने पहले से ही ऐसा नहीं किया है मल्टी-कोर या मल्टी-कोर एप्लिकेशन बनाने के लिए शुरुआत की गई है और इसे करने के लिए आपको निंजा प्रोग्रामर होने की आवश्यकता नहीं है," रैटनर ने कहा.
यदि यह पर्याप्त महत्वाकांक्षी नहीं है, तो इंटेल के मन में इससे भी बड़ा लक्ष्य है: 2018 तक एक एक्सास्केल कंप्यूटर। एक एक्साफ्लॉप प्रति सेकंड एक क्विंटिलियन (10^18) फ्लोटिंग-पॉइंट ऑपरेशन है। इसे परिप्रेक्ष्य में रखने के लिए, एनवीडिया का टेस्ला सी2070 जीपीयू 515 गीगाफ्लॉप, या प्रति सेकंड अरबों ऑपरेशन करने में सक्षम है। दुनिया का सबसे तेज़ सुपर कंप्यूटर जापान के कोबे में RIKEN एडवांस्ड इंस्टीट्यूट फॉर कम्प्यूटेशनल साइंस में K कंप्यूटर, प्रति सेकंड 8 पेटाफ्लॉप्स या 8 क्वाड्रिलियन (10^15) फ्लोटिंग-पॉइंट ऑपरेशन करने में सक्षम है।
हालाँकि, यहाँ असली चुनौती शक्ति है। आज के पेटास्केल सुपर कंप्यूटर पहले से ही सात से 10 मेगावाट का उपयोग करते हैं, इसलिए केवल उन्हें बढ़ाना कोई विकल्प नहीं है। एक एक्सास्केल कंप्यूटर को छह गीगावाट बिजली की आपूर्ति के लिए कई परमाणु ऊर्जा स्टेशनों की आवश्यकता होगी। एक डेटासेंटर के लिए व्यावहारिक सीमा लगभग 20 मेगावाट है, जिसका मतलब है कि एक एक्सास्केल कंप्यूटर बनाने के लिए हमें कुल सिस्टम पावर में 300 गुना कटौती की आवश्यकता होगी। इंटेल के शेखर बोरकर DARPA द्वारा वित्त पोषित सर्वव्यापी उच्च प्रदर्शन कंप्यूटिंग परियोजना के हिस्से के रूप में 2018 तक एक प्रोटोटाइप सिस्टम विकसित करने के कंपनी के प्रयास का नेतृत्व कर रहे हैं। तीन अन्य संगठन, एनवीडिया, एमआईटी और सैंडिया नेशनल लेबोरेटरी भी प्रोटोटाइप "एक्सट्रीमस्केल" सुपर कंप्यूटर विकसित कर रहे हैं।
सिस्टम पावर को कम करने का एक तरीका सीपीयू को अधिक कुशल बनाना है। इसे स्पष्ट करने के लिए, रैटनर ने एक प्रायोगिक पेंटियम-क्लास चिप का प्रदर्शन किया, जिसका कोड-नाम क्लेरमोंट है, जो सक्षम है ट्रांजिस्टर के थ्रेशोल्ड वोल्टेज के करीब संचालन - ट्रांजिस्टर को चालू और बंद करने के लिए आवश्यक शक्ति। सीईओ पॉल ओटेलिनी ने इस सप्ताह की शुरुआत में विंडोज़ पर चलने वाली इस चिप का त्वरित पूर्वावलोकन पहले ही दे दिया था, लेकिन रैटनर ने इसे लिनक्स पर चलते हुए दिखाया और अधिक विवरण पेश किए। क्योंकि क्लेरमोंट थ्रेसहोल्ड वोल्टेज के कुछ सौ मिलीवाट के भीतर काम करता है, यह बिजली की खपत करता है और इसे डाक टिकट के आकार के सौर सेल से पूरी तरह से चलाया जा सकता है। बोरकर ने कहा कि इंटेल को पुराने पेंटियम कोर का उपयोग करके बिजली में 5 गुना कमी मिली, लेकिन यह नए कोर का उपयोग करके 8 गुना कमी प्राप्त कर सकता है। इंटेल ने क्वेक डेमो चलाकर क्लेयरमोंट की "विस्तृत गतिशील रेंज" भी दिखाई, जिसका अर्थ है अधिक गहन कार्यों को संभालने के लिए आवृत्ति को दस गुना तक बढ़ाने की क्षमता।
रैटनर ने हाइब्रिड मेमोरी क्यूब के बारे में भी बात की, जो माइक्रोन द्वारा विकसित एक अवधारणा है जिसमें एक कुशल, उच्च-प्रदर्शन नियंत्रक और इंटरफ़ेस के साथ एक कॉम्पैक्ट क्यूब में DRAM चिप्स का ढेर होता है। इंटेल ने कहा कि एचएमसी लगभग 1Tbps थ्रूपुट में सक्षम है, फिर भी यह आज के DDR3 DRAM की तुलना में सात गुना कम बिजली का उपयोग करता है। स्टैक्ड मेमोरी का निर्माण करना कठिन है, और इसलिए अभी भी अपेक्षाकृत महंगा है, लेकिन एचएमसी नेटवर्किंग उपकरण और सर्वर के लिए एक आशाजनक अवधारणा प्रतीत होती है।
हम समय के एक महत्वपूर्ण बिंदु पर हैं जहां प्रौद्योगिकी अब सीमित कारक नहीं रह गई है," रैटनर ने निष्कर्ष निकाला।